Emulation de Fautes dans les Systèmes Sécurisés - Mines Saint-Étienne Access content directly
Conference Papers Year : 2006

Emulation de Fautes dans les Systèmes Sécurisés

Abstract

cet article décrit une méthode pour insérer un bloc d'injection de fautes dans un système sécurisé. Plus précisément, on se propose d'embarquer ce module sur une plate-forme de prototypage FPGA. Ceci permet de simuler le comportement du système lorsque des fautes y sont injectées et ainsi de valider d'éventuelles contre-mesures. Trois modèles de fautes sont utilisés, et l'algorithme de cryptage AES sera pris comme exemple d'application. Le but d'un tel bloc est de diminuer le temps de validation des contre-mesures sur un FPGA avant passage en fonderie
No file

Dates and versions

emse-00494260 , version 1 (22-06-2010)

Identifiers

  • HAL Id : emse-00494260 , version 1

Cite

Julien Francq, Jean-Baptiste Rigaud, Pascal Manet. Emulation de Fautes dans les Systèmes Sécurisés. MaJeCSTIC 2006, 2006, France. ⟨emse-00494260⟩
56 View
0 Download

Share

Gmail Mastodon Facebook X LinkedIn More