Emulation de Fautes dans les Systèmes Sécurisés

Résumé : cet article décrit une méthode pour insérer un bloc d'injection de fautes dans un système sécurisé. Plus précisément, on se propose d'embarquer ce module sur une plate-forme de prototypage FPGA. Ceci permet de simuler le comportement du système lorsque des fautes y sont injectées et ainsi de valider d'éventuelles contre-mesures. Trois modèles de fautes sont utilisés, et l'algorithme de cryptage AES sera pris comme exemple d'application. Le but d'un tel bloc est de diminuer le temps de validation des contre-mesures sur un FPGA avant passage en fonderie
Type de document :
Communication dans un congrès
MaJeCSTIC 2006, 2006, France
Liste complète des métadonnées

https://hal-emse.ccsd.cnrs.fr/emse-00494260
Contributeur : Jean-Baptiste Rigaud <>
Soumis le : mardi 22 juin 2010 - 15:27:03
Dernière modification le : lundi 24 septembre 2018 - 10:56:04

Identifiants

  • HAL Id : emse-00494260, version 1

Collections

EMSE | CEA | DRT | LETI

Citation

Julien Francq, Jean-Baptiste Rigaud, Pascal Manet. Emulation de Fautes dans les Systèmes Sécurisés. MaJeCSTIC 2006, 2006, France. 〈emse-00494260〉

Partager

Métriques

Consultations de la notice

98