cet article décrit une méthode pour insérer un bloc d'injection de fautes dans un système sécurisé. Plus précisément, on se propose d'embarquer ce module sur une plate-forme de prototypage FPGA. Ceci permet de simuler le comportement du système lorsque des fautes y sont injectées et ainsi de valider d'éventuelles contre-mesures. Trois modèles de fautes sont utilisés, et l'algorithme de cryptage AES sera pris comme exemple d'application. Le but d'un tel bloc est de diminuer le temps de validation des contre-mesures sur un FPGA avant passage en fonderie